第一章：钨靶材在磁控溅射中的核心地位

1.1 为什么很多高端应用非钨不可

钨（W）在磁控溅射中，不是简单因为“熔点高”才被选上，而是因为它在综合性能维度上，满足了一些关键、不可妥协的工业需求。总结为三点：

要求	钨的表现	替代材料现状
高温耐受（>1000°C）	优秀，熔点3422°C，蒸汽压极低	Mo次之，Ta还可以，Al、Cu完全不行
结构稳定性（抗晶界扩散）	优秀，晶格稳定，不易迁移	Ta有一定优势，但成本更高
薄膜性能（低电阻+高附着力）	导电性好，和Si、SiN、SiO₂粘附性强	Mo稍逊，Ti需要额外处理界面层

 

在需要高温高可靠性＋导电＋低迁移率这三个要求同时满足的场合，钨基本是无可替代的。

 

 

1.2 为什么不用别的材料？

常见备选材料和钨的对比：

材料	优势	劣势	典型应用
Mo（钼）	成本低、较好导电性	熔点低(2623°C)、易氧化	TFT液晶电极层
Ta（钽）	超强耐腐蚀、稳定	极贵、供应链受限（受冲突矿影响）	高端CMOS器件
Ti（钛）	轻质、与氧亲和好	导电性差、易氧化、靶材寿命短	黏结层（Adhesion Layer）
Cu（铜）	导电性极好、成本低	极易扩散污染、需加阻挡层	低k材料互连（但必须配Barrier）

 

• 如果是对导电性要求超高、但温度不高的（比如显示面板驱动电极），用Mo。

• 如果是对化学稳定性极端要求的（比如高k介质封装层），用Ta。

• 如果是轻量/低成本需求主导的，可能考虑Ti。

• 而一旦工艺温度高、电流密度大、要求长寿命可靠性时，钨几乎无敌。

 

 

1.3 工艺维度上的选择原因

在实际磁控溅射工艺中，钨靶材还有以下额外优势：

工艺需求	钨靶材表现	备注
高功率密度下的稳定性	不易熔化、溅射率均匀	适合大面积连续沉积
极限真空下残留气体吸附	极低（惰性表面）	可提升薄膜纯净度
溅射颗粒缺陷控制	晶粒细小、裂纹少	减少pin hole和颗粒缺陷率

 

因为一旦溅射层有颗粒、空洞缺陷，整个芯片良率直接掉几十个百分点。

所以在逻辑芯片、3D NAND、DRAM工艺里，大厂（Intel、三星、台积电）基本都不敢换掉钨。

 

 

1.4 一个实际案例分享

有一年，一家国际IDM厂（具体名字保密）为了节省成本，试图把某工艺段的W靶材供应商从A（国际品牌）换成B（国产新进品牌）。

• 成本降低了15%，初期溅射速率正常。

• 但在2个月量产后，发现W薄膜界面形成微空洞，导致最终器件漏电流飙升，良率下降了8%。

• 后来调查发现：B家的靶材虽然纯度标称一样（>99.95%），但晶粒粗大且有杂质夹杂，溅射过程稳定性差，导致薄膜致密性不足。

 

最后这家厂被迫回滚，且损失了数百万美元产值。

这个案例真实反映了一个血淋淋的教训：

• 钨靶材不仅看纯度参数，还必须关注微观组织和长期溅射行为。

• 换供应商或低端产品不是零成本决策！

 

 

小结

• 钨靶材的地位是靠真实性能叠加起来的，不是“贵就好”，而是综合指标下的最优解。

• 替代材料虽然在特定条件下可行，但一旦需求全面（高温、高电流、超低缺陷率），钨就是唯一的选择。

• 工艺工程师在选型时，要防止只看初期数据，忽略了长期可靠性的坑。

 

 

 

第二章：不同工艺路线下，钨靶材的细分应用

2.1 钨靶材在半导体不同细分场景下的角色变化

很多人以为钨靶材在半导体里就是“沉一层金属”，其实完全不是这么简单的。
不同器件、不同节点、不同结构下，钨靶材要承担的任务差异很大！
这里我用一个表格先概览一下：

应用场景	钨层作用	工艺特点	特别注意事项
逻辑芯片（CPU、GPU）	Contact Plug 填充	要求高填充率、低空洞率	控制CVD后钨层的残余应力
存储芯片（DRAM）	Bit Line / Word Line 互连	要求超低阻抗、高一致性	防止侧壁膨胀，减少寄生电容
3D NAND	Vertical Contact Filling	高深宽比（AR>50:1）孔洞填充	钨薄膜要超高流动性，防Voids
功率器件（SiC、GaN）	阻挡层+接触层	高温稳定性、超低泄漏电流	杂质元素必须极低（O<50ppm）

---

 

 

2.2 逻辑芯片中的钨靶材应用（以Intel 10nm工艺为例）

在10nm FinFET逻辑芯片中，钨主要用于源/漏极Contact填充，也叫Contact Plug。
这一层有几个极其严苛的要求：

• 高填充率：孔径只有30-40 nm，深度接近120 nm，AR（深宽比）接近3-4，必须无空洞。

• 低应力：钨薄膜沉积后不能引起硅基底的翘曲，否则后续金属化（BEOL）层Alignment会错位。

• 低污染：CVD源材料（WF₆）必须纯净，否则后续阻挡层TiN易发生污染迁移。

 

用于溅射初步形成一层薄薄的“种子层”（PVD W Seed Layer），帮助后续CVD工艺中钨均匀成核。

如果PVD用的钨靶材密度不够、或者杂质过多，种子层的连续性就差 → 直接导致后续CVD过程形成Voids（空洞），
这就是为什么即使是极薄一层种子层，工厂对钨靶材的要求也极其变态苛刻。

 

✅ 这里小Tips：

• Intel要求靶材纯度≥99.999%（5N），氧含量<30ppm。

• 晶粒尺寸控制在5-20μm，以保证种子膜的均匀性和连续性。

 

 

2.3 存储芯片（DRAM）中的钨靶材应用

在DRAM芯片中，钨常常用于位线互连。
不同于逻辑芯片，DRAM更关注：

• 低阻抗（RC延迟小，信号更快）

• 热稳定性（因为DRAM工作时温度变化大）

• 微缩工艺兼容性（节点已经进入10nm级）

 

实际案例：三星的LPDDR5 DRAM
在LPDDR5内存条的制造过程中，钨作为位线金属，不仅要求极高的纯度，还要特别注意薄膜应力控制——因为DRAM阵列结构非常脆弱，过大的钨薄膜应力会导致Bit Line或Cell结构变形，严重影响良率。

 

✅ 工艺细节：

• Bit Line通常采用双层结构（W+TiN），W沉积必须做到超薄且均匀。

• 有些DRAM厂还开发了W/TiC复合靶材，提高薄膜附着力。

 

 

2.4 3D NAND中钨靶材的应用挑战

3D NAND跟传统平面NAND完全不同，是一种垂直堆叠存储单元（目前主流堆到128层、176层，甚至更高）。
而钨主要用于填充垂直的Contact孔
 

这里最大的问题是：

• 深宽比极高：AR可以达到50:1甚至更高！

• 孔径小（20-50nm），深度大（几微米）

• 稍有空洞，整个堆叠就废了

 

所以在3D NAND里，PVD钨靶材首先要沉积出非常均匀、致密、连续的种子层，否则CVD钨沉积就会失败。

 

✅ 特别注意：

• 需要超低颗粒靶材（颗粒率<1个/wafer）

• 控制溅射温度，避免因应力引起膜剥离

• 工艺窗口极窄，需要钨靶材性能非常稳定

 

 

2.5 功率器件中的钨靶材应用

在SiC、GaN这类新型功率器件中，钨的角色是：

• 作为阻挡层材料

• 作为接触金属

 

这里要求钨膜在高温下（比如300°C-500°C长期工作）依然保持：

• 极低的泄漏电流

• 极高的界面稳定性（防止扩散）

• 与SiC、GaN晶体表面良好接触

 

✅ 注意：

• 对杂质控制极其苛刻，比如氧<20ppm，碳<10ppm。

• 有些先进厂商已经开始使用掺杂型钨靶材（如W-Ti或W-Ta微合金化）来进一步改善高温性能。

 

 

小结

• 钨靶材虽然是“一个材料”，但在不同工艺场景下扮演的角色完全不同，对应的性能要求也千差万别。

• 逻辑芯片→ 关注钨薄膜的种子层质量；
  DRAM→ 关注钨线的低阻抗与薄膜应力；
  3D NAND→ 关注高AR孔洞的无空洞填充；
  功率器件→ 关注高温稳定性和低泄漏。

• 选型时千万不能一刀切，必须针对不同应用做钨靶材定制化选择！

 

 

 

第三章：钨靶材的实际使用问题与隐患分析

钨靶材虽然性能优异，但在磁控溅射的实际应用中，仍然存在一些极具杀伤力的隐患。
这些问题如果在生产线上暴露出来，轻则影响良率，重则导致批量报废，经济损失惨重。
 

3.1 溅射过程中常见的钨靶材缺陷

缺陷类型	表现	影响	根本原因
颗粒	表面微小颗粒掉落	成膜后形成Pin Hole，短路、漏电	靶材内部夹杂物、气孔爆裂
空洞	薄膜内部空腔	电阻增加、可靠性下降	薄膜密度不足、沉积速率波动
剥离	薄膜大面积脱落	器件报废	残余应力过大、粘附性差
中毒	靶材表面形成氧化物	溅射速率下降、膜成分异常	腔体洁净度差、靶材吸氧
裂纹	靶材表面微裂纹扩展	颗粒增加、靶寿命降低	热应力循环导致开裂

---

 

3.2 颗粒缺陷的来源分析

 

形成路径主要有三种：

1. 靶材本身缺陷

   • 内部存在微米级氧化物夹杂。

   • HIP/烧结工艺不足，导致残余气孔，溅射时爆裂形成颗粒。

2. 磁控溅射工艺问题

   • 靶材局部过热，微爆炸喷射颗粒。

   • 磁场不均，导致局部侵蚀过快。

3. 设备/清洁问题

   • 残留异物、老化靶材碎片，二次溅射。

 

✅ 工程对策：

• 严选超高密度钨靶材（>99.5%理论密度）。

• 选择晶粒细小、均匀的靶材。

• 使用前高压吹扫，必要时超声清洗靶材表面。

 

 

3.3 空洞缺陷与溅射稳定性

空洞是指钨薄膜内部出现小型的孔洞或缺陷，这对高可靠性应用（如3D NAND、DRAM）尤其致命。

主要成因：

• 钨靶材内部密度不均，局部溅射速率波动。

• 种子层连续性差，导致后续CVD钨无法连续生长。

• 靶材成分不纯（如O、C杂质超标），影响膜致密性。

实际案例：

• 某3D NAND产线，因PVD种子层出现Voids，导致后续CVD钨膜大面积塌陷，良率从92%掉到65%。

 

✅ 工程对策：

• 采购时强制要求靶材供应商提供XRD（X射线衍射）致密性报告。

• 检查靶材横截面是否有显著孔洞/夹杂。

 

 

3.4 剥离和裂纹的隐患

剥离是指沉积的钨膜从基底脱落，裂纹则是靶材或薄膜内部产生的细小断裂。

常见原因包括：

• 高残余应力：沉积过程中膜层应力未释放，随着温度变化膨胀/收缩，最终断裂或剥离。

• 靶材微裂纹：在烧结或HIP工艺中没有处理好，微裂纹随溅射过程扩展，导致局部爆裂。

工程现场真实现象：

• 靶材工作到一半突然开裂，导致颗粒异常增加，薄膜质量急剧恶化。

• 成膜后膜面局部隆起或翘曲，后续工艺无法继续。

 

✅ 工程对策：

• 选用经二次HIP（热等静压处理）的钨靶材，进一步消除内部微裂纹。

• 控制溅射能量密度，避免过高的局部加热。

 

 

3.5 钨靶材中毒现象

在特定工艺环境（比如带氧气辅助溅射或腔体清洁不彻底）下，钨靶材表面容易发生中毒现象，即表面形成一层钨氧化物（WOₓ）。

 

中毒带来的问题：

• 溅射速率骤降（>30%）

• 成膜成分偏离（W变成WOₓ）

• 膜层电阻增大，严重影响器件性能

 

产生机理：

• 氧气或水汽残留在腔体中。

• 靶材表面温度高，促进氧化反应。

 

✅ 工程对策：

• 采用超高真空系统（Base Pressure<5×10⁻⁷ Torr）。

• 靶材溅射前必须预溅射清洁，去除表面氧化层。

• 控制溅射功率，避免局部过热加速氧化。

 

 

小结

• 钨靶材虽然性能卓越，但在实际应用中容易出现颗粒、空洞、剥离、中毒等多种问题。

• 颗粒和空洞直接影响良率，剥离和裂纹导致器件寿命降低，中毒引起膜质异常。

• 工艺工程师在靶材选择、设备维护、溅射参数设置上，都要非常严谨，才能把风险降到最低。